fhoto

TUGAS VIII " REGISTER BUFFER TERKENDALI DAN REGISTER GESER TERKENDALI"

1. Register Buffer Terkendali
rangkaian di bawah ini menunjukkan register buffer terkendali dengan CLR aktif – tinggi.



Gambar Rangkaian Buffer Terkendali
Apabila CLR tinggi, semua flip – flop mengalami reset dan data yang tersimpan menjadi:
Q = 0000
Ketika CLR kembali kepada keadaan rendah, register telah siap untuk beroperasi.
LOAD merupakan masukan kendali yang menentukan operasi rangkaian. Apabila LOAD rendah, bit – bit X tidak dapat mencapai flip – flop. Pada waktu yang sama, sinyal komplemennya LOAD’ merupakan keadaan logika tinggi. Sinyal ini menyebabkan keluaran setiap flip – flop diumpan balikkan ke masukannya. Setiap kali sistem flip – flop menerima masukan tepi naik dari sinyal detak, data akan mengalami sirkulasi dari keluaran kemasukan atau tetap dipertahankan dalam system flip – flop. Dengan kata lain, isi register tidak berubah selama sinyal LOAD dalam keadaan rendah.
Apabila LOAD tinggi, isi kelompok bit X disalurkan kemasukan – masukan data. Sesudah melalui waktu persiapan yang singkat, flip – flop akan siap diisi. Selanjutnya, dengan tibanya tepi positif sinyal detak, bit – bit X dimasukkan dan data yang tersimpan menjadi
Q3Q2Q1Q0 = X3X2X1X0
Ketika LOAD kembali kepada keadaan rendah, data – data tadi telah tersimpan dengan aman : ini berarti bit – bit X dapat berubah tanpa mengganggu kata yang telah tersimpan itu.
2. Register Geser Terkendali

Sebuah register geser terkendali ( controlled shift register ) mempunyai masukan – masukan kendali, yang mengatur operasi rangkaian pada pulsa pendetak berikutya.



Gambar Rangkaian Register Buffer Terkendali

gambar rangkaian diatas memperlihatkan bahwa operasi penggeseran ke kiri dapat diselesaikan . SHL merupakan sinyal kendali . apabila SHL rendah, maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip – flop masuk kembali kemasukan datanya. Karena itu, data tetap tersimpan pada setiap flip – flop pada waktu pulsa – pulsa detak tiba. Dengan cara ini, sebuah kata digital dapat disimpan selama waktu yang diinginkan.

Apabila SHL tinggi, Din akan masuk ke dalam flip – flop paling kanan, QO masuk kedalam flip – flop kedua, D1 masuk ke dalam flip – flop ketiga, dan seterusnya. Dengan demikian, rangkaian bertindak sebagai register geser - kiri. Setiap tepi positif dari pulsa detak akan menggeser bit – bit yang tersimpan satu posisi ke kiri.

TUGAS VII TENTANG JAM DIGITAL

1. GAMBAR RANGKAIAN JAM DIGITAL


2. PRINSIP KERJA JAM DIGITAL

Prinsip kerja counter pada jam digital

1. Detik

a. Satuan

Detik pada jam memiliki satuan sebanyak 10 bit (0-9), oleh karena itu pada satuan detik menggunakan counter mode 10 (pembagi 10). Menggunakan counter JK 4 input.

Biner 10 = 1010

Untuk itu, nilai biner 10 di set menjadi 0000,agar pada hitungan ke 10 satuan detik pada jam digital akan mulai kembali dari 0 (nol).

Untuk menjadikan nilainya menjadi 0000, maka pada input yang menghasilkan nilai 1 dihubungkan dengan menggunakan gerbang NAND. Kemudian hasilnya, di masukkan kembali ke Clr (clear).

b. Puluhan

Detik pada jam digital memiliki puluhan sebanyak 6 bit (0-5), oleh karena itu pada puluhan detik menggunakan counter mode 6 (pembagi 6). Menggunakan counter JK 3 input, atau untuk menyamakan juga bisa mneggunakan counter JK 4 input.

Biner 6 = 0110

Untuk itu, nilai biner 6 di set menjadi 0000, agar pada hitungan ke 6 puluhan detik pada jam digital akan kembali dihitung bernilai 0 (nol).

Untuk nilai clock pada puluhan ini, diperoleh dari hasil input terakhirpada satuan detik jam.

2. Menit

a. Satuan

Untuk satuan pada menit jam digital mempunyai prinsip kerja yang sama dengan satuan detik pada jam digital. Hanya saja, untuk Clock pada satuan menit diperoleh dari hasil input terakhir pada puluhan detik.

b. Puluhan

Puluhan menit juga memiliki prinsip kerja yang sama dengan puluhan pada detik jam digital. Tetapi, untuk Clocknya diperoleh dari hasil input terakhir pada satuan menit jam digital tersebut.

3. Jam

a. Satuan

Satuan jam menggunakan Counter Mode 4, karena pada saat nilai satuannya 4 akan kembali disetting bernilai 0 (nol). Sama dengan menit dan detik. Biner dari 4 adalah 0100. Sehingga yang perlu di set 0 (nol) hanya 1 input saja. Kemudian hasilnya juga akan dimasukkan ke Clr (clear).

Hasil input terakhir, akan dijadikan nilai Clock pada puluhan jam.

b. Puluhan

Puluhan jam, menggunakan Counter Mode 2. Karena itu pada saat nilai puluhannya 2 akan dihitung kembali dari 0 (nol). Biner 2 adalah 0010, sehingga yang perlu di setting bernilai 0 (nol) hanya 1 input saja. Untuk itu hasil input yang bernilai 1, dihubungkan dengan gerbang NAND kemudian hasilnya dimasukkan ke Clr (clear).

TUGAS VII

TUGAS VI PENJUMLAHAN KOMPLEMEN 2

GAMBAR RANGKAIAN PENJUMLAHAN BILANGAN BINER KOMPLEMEN 2

A₃ B₃ A₂ B₂ A₁ B₁ A₀ B₀ SUB 0/1

Tabel Kebenaran full adder

A	B	SUM	Cout
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Prinsip kerja rangkaian penjumlahan bilangan biner komplemen 2:

Penjumlahan bilangan biner komplemen 2 terdiri dari penambahan dan pengurangan.

a. Penambahan bilangan biner.

· Memiliki 2 input yang terdiri input A dan input B. dimana pada rangkaian masing-masing input dipasangkan yaitu: {(A₀,B₀),(A₁,B₁),(A₂,B₂),(A₃,B₃)}.

· Untuk penambahan, SUB yang dimasukkan awal adalah 0, nilai SUB di set sebagai Cin pada input awal (A₀,B₀), kemudian SUB tersebut juga dimasukkan ke dalam gerbang X-OR bersama dengan input B.

· Hasil dari X-OR antara SUB dan input B,di Full Adder kan dengan input A dan kemudian hasilnya di full adder kan kembali dengan Cin yang berasal dari SUB.

· Hasil akhir dari Full Adder akan berupa SUM dan CARRY OUT. SUM diambil sebagai hasil dan CARRY OUT di jadikan CARRY IN pada input berikutnya.

Dari tabel kebenaran diatas untuk penambahan, diperoleh kesimpulan sebagai berikut:

1. SUM = B’

2. Y= A+B

b. Pengurangan bilangan biner.

Ø Memiliki prinsip kerja sama dengan penambahan bilangan biner, hanya saja untuk pengurangan SUB yang dimasukkan awal bernilai 0.

Ø Langkah berikutnya sama dengan prinsip kerja penambahan bilangan biner.

Dari tabel kebenaran diatas juga diperoleh kesimpulan untuk pengurangan, sebagai berikut:

SUB B Y

0 0 0

0 1 1

1 0 1

1 1 0

Y= B

Y=B'

TUGAS 5

FULL ADDER

gambar rangkaian Full Adder

SESUAI DENGAN TABEL KEBENARAN, PRINSIP KERJA FULL ADDER INI ADALAH SESUAI

DENGAN PERSAMAAN BOLLEAN YAITU : ATAU SUM = A XOR B XOR C CARRY = (A AND B) OR (A AND C) OR (B AND C) ATAU JUGA DAPAT DISIMPULKAN BAHWA OUTPUT SUM BERLOGIKA 1 JIKA INPUT BERLOGIKA 1 BERJUMLAH GANJIL(1,3) DAN OUTPUT CARRY BERLOGIKA 1 JIKA INPUT BERLOGIKA 1 BERJUMLAH 2 ATAU LEBIH DARI DUA INPUT. Pada rangkaian Full Adder digunakan lebih banyak IC. Yang pertama adalah satu buah IC tipe 7404 untuk NOT. Kedua adalah dua buah IC tipe 7411 untuk AND 3 input. Yang ketiga adalah satu buah IC tipe 7408 untuk AND 2 input. Keempat adalah satu buah IC tipe 7402 untuk NOR 2 input. Dan yang kelima adalah dua buah IC tipe 7432 untuk OR 2 input.

Half ADDER



Pada Half-Adder, berdasarkan dua input A dan B, maka output Sum, S dari Adder ini akan dihitung berdasarkan operasi XOR dari A dan B. Selain output S, ada satu output yang lain yang dikenal sebagai C atau Carry, dan C ini dihitung berdasarkan operasi AND dari A dan B. Pada prinsipnya output S menyatakan penjumlahan bilangan pada input A dan B, sedangkan output C menyatakan MSB (most significant bit atau carry bit) dari hasil jumlah itu.